网上的消息鱼龙混杂，在大多数人看来，只要有了光刻机，招聘几个工程师，然后把设计图纸交给代工厂，就能批量生产芯片。但是事实果真如此吗？我想没那么简单吧，不然的话中东地区财大气粗，为何 ASML 依旧选择把 80% 的 EUV 光刻机送到台湾和韩国三星？

为什么大陆 20 年底才量产 14nm，去年七月份才生产 7nm 的产品？抱着求真务实的态度，我花了近两百元买下这本书——《超大规模集成电路先进光刻理论与应用》。就是想了解一下，芯片到底怎么做？把硅片扔到光刻机里面曝光一下就完事了吗？光刻工艺有哪些技术难点？

0.5 背景知识

要想谈光刻技术，首先需要知道什么是光刻技术。简单来说，光刻技术就是用光化学反应（photo–chemical reaction）原理，把想要的图形「印刷」到晶圆（wafer）上的过程。这么说来，光刻工艺真不应该叫刻，应该叫印。毕竟一个一个一个晶体管（transistor），不是雕刻上去，而是光化学反应印上去的……

有了这个最基本的认识，该提到另一个事实了。那就是下面的等式不成立：

硅片 + 光刻机＝芯片

芯片的生产流程应该是这样的：首先需要高纯硅晶圆（废话，做菜当然要原材料），对晶圆进行清洗和热氧化，然后才是光刻、刻蚀、离子注入、退火、扩散、化学气相沉积（CVD）、物理气相沉积（PVD）、化学机械研磨，然后再进行封装测试，通过测试的成品就可以包装入库，然后流入市场。

1 半导体技术节点

关注数码圈的朋友，对这个词不会太陌生。比如说 Intel 曾经一直专注于深挖 14nm 工艺的潜力（bushi），再比如火龙 810 所用的 20nm 等等。

这里的 xx 纳米是指集成电路上器件的尺寸，也就是所谓技术节点。技术节点定义不是看研发人员的心情，想怎么叫就怎么叫，而是根据权威文件国际半导体技术路线图（ITRS）来制定的。

需要说明的是，集成电路可以分为逻辑器件（logic）和存储器件两大类，逻辑器件是指以互补金属氧化物半导体（CMOS）为基础的数字逻辑器件，存储器件则包括动态随机存储器（DRAM）和闪存器件。通俗一点来说就是你手机里面的 soc 是逻辑器件，内存和闪存则是存储器件。这两类不同的集成电路，其技术节点的定义也是不一样的。

对于 logic 来说，一般采用栅极（gate）的长度（gate length）作为技术节点的标志；而存储器件的栅极是由一个一个一个密集的线条构成，它代表了整个器件中最小的周期。

不过由于商业宣传等因素，现在各大半导体厂商宣传的 xx nm 往往不是 gate length。例如 Intel 10nm 工艺改称 Intel 7，Intel 7nm 改称 Intel 4。所以现在不能只看纳米前面的数字，还应该结合代工厂和晶体管密度来判断，三星 5nm 和台积电 5nm 就是天壤之别。Intel 10nmSF 工艺的晶体管密度是每平方毫米 1 亿个（100 MTr/mm²，million transistor），台积电 2018 年量产的 N7 工艺的密度是 91，台积电 N5 的提升较大，达到了 171！（原来的 Intel 7nm 密度为 163）不过 N5 的 171 也是理论最大值，一般情况下不会用到这么高的密度。

而存储器件的栅极是由一个一个一个密集的线条构成（不管是内存还是闪存），它代表了整个器件中最小的周期。 

除此之外，存储器件的光刻图形有自身的特征。最明显的当属围绕着存储单元（cell）的周边图形（periphery），通俗来说就是中间是存储颗粒，四周是控制电路。 

1.5 半节点

何为半节点？我先举个例子，从台积电 N5 到台积电 N3，中间还有 N4 和 N4P，这个 N4 和 N4P 就是半节点。

从一个技术节点到下一个技术节点，器件的关键线宽（critical dimension，CD）是按照 0.7 倍缩减（大概），比如三星 14nm 之后恰好是 14*0.7≈10nm，再往后就是 10*0.7=7nm。一般来说一个新技术节点的开发，需要 18-24 个月，也就是所谓的摩尔定律（Moore＇s law）。

但是新技术节点的开发，需要新的设备、材料甚至是新的头脑。如果两年的时间内没有完成开发，而是在两年半之后才拿出新的工艺，就会在市场竞争中落败。因此，出于市场的考虑，生产厂商会采用手头上的设备生产比现有技术节点更小的产品。比如 Intel 32nm 到 22nm 之间的 28nm，三星 10nm 和 7nm 之间夹了个 8nm，台积电 N5 和 N3 中间夹了个 N4。虽然半节点打不过新节点，但是可以更早投入市场。在 3nm 到来之前，消费者会更倾向于选择 4nm 芯片而不是 5nm 芯片。

2 集成电路的结构与光刻层

集成电路是依靠平面工艺一层一层堆积起来的（怪不得台湾那边把集成电路叫积体电路）。对于逻辑器件来说，首先要在硅衬底上划分制备晶体管的区域（active area），然后通过离子注入实现 N 型和 P 型区域（不知道什么是 N P 的，自己去翻阅模电的教材），之后离子注入构成每一个晶体管的源极（source）和漏极（drain）。上述部分统称为前道工艺（FEOL）。

有前道工艺，那么当然也会有后道工艺（BEOL）。后道其实就是导线，一般来说用铜，所以后道也叫铜互联。（20 年前台积电就是靠成功研发 130nm 铜制程，打破 IBM 的垄断）。

夹在前道和后道中间的当然是中道（MOL），一般是用钨或者钴把晶体管的源极、栅极、漏极和后道的第一层金属相连。由于器件的密度越来越高，中道的工艺也越来越难，半导体器件的良率问题往往发生在中道。

讲完集成电路的结构，下面来和大家交流一下光刻层。罗马不是一天建成的，芯片也不是一次光刻就能制成的。一块芯片往往需要数十次的光刻，但是光刻和光刻是不一样的。有的光刻层图形较大，有的较小。而出问题往往就发生在较小图形的光刻层上，因此又被称为关键光刻层（critical layer）。

对于一个新技术节点的光刻工艺来说，关键层需要采用新工艺和新设备，而非关键层可以沿用上一个节点的工艺和设备。例如台积电 n7+ 工艺，非关键层没有使用 euv 光刻机，而是继续使用 duv 光刻机。

3 光刻工艺

我知道大家都对光刻工艺很感兴趣，在这里我要澄清一个误区，我相信不止我一个人会那么想。光刻真的不是用激光在硅片上雕刻（就像车床那样）！

光刻工艺基本流程（process flow）如下图所示。首先在晶圆表面涂光刻胶并烘干，烘干后的晶圆被送到光刻机里面，光线通过掩模把掩模上的图形投影在光刻胶上，从而激发光化学反应（是不是有点像胶片相机拍照的过程？）

你以为现在就完了？不不不，曝光后的晶圆还需要进行二次烘烤，也就是曝光后烘烤（post-exposure bake，PEB），目的是让光化学反应更充分。最后把显影液喷洒到晶圆表面，使得曝光图形显影（develop，怎么那么像洗照片）

到此光刻工艺算是告一段落，但是之后仍需检测光刻胶上的图案，测量项目包括套刻误差（overlay），也就是光刻胶上的图形和前面工序留下的图形是否对准；然后是测量图形的尺寸，不过由于半导体器件太过渺小，不能拿游标卡尺或者螺旋测微器来测量，因此要借助电子显微镜来测量。测量合格的晶圆再进入下一道工序，而不合格的则送去返工。返工，通俗来讲就是用化学药品把晶圆表面的光刻胶洗掉，然后再涂抹光刻胶重新开始光刻。

到这里，大家应该已经明白，光刻工艺需要很多设备和材料，不单单是光刻机一种设备就能做出芯片来。涂胶、烘烤和显影需要匀胶显机，后续的测试还需要套刻误差测量仪、电子显微镜和去胶机。

在涂胶显影设备领域，全球范围内日本东京电子（TEL）一家独大，市场份额接近 87%，其他生产企业包括日本迪恩士（DNS）、德国苏斯微（SUSS）、台湾亿力鑫（ELS）、韩国 CND 等，国内企业主要是芯源微（占据国内 4% 份额）和润华全芯微。希望国内相关企业继续加油！

刚刚有个词不知道大家有没有注意到，那就是掩模（或者叫掩膜，mask，港台地区称之为光罩）。什么是掩模？即在半导体制造过程中，用于光刻工艺的图形「底片」。其作用是在硅片上选定的区域中对一个不透明的图形模板遮盖（怪不得港台地区叫光罩，也蛮贴切的），继而下面的腐蚀或扩散将只影响选定的区域以外的区域。

拿新麒麟举例子，工程师不能直接跟代工厂的光刻机下命令，你在这给我刻一个大核，在这刻一个中核。代工厂需要先根据 GDS 文件，才能制作掩模，然后才能展开生产。

进行光刻工艺，光刻胶必不可少。光刻胶又称光致抗蚀剂，是一种对光敏感的混合液体。光刻胶最早由欧美企业长期把持，但是日本后来居上，日企占据市场龙头地位。2020 年，日本东京应化、JSR 和美国杜邦公司占据大部分市场份额。 

我国光刻胶相关公司主要有晶瑞股份、南大光电、金龙机电、宝通科技、飞凯材料、怡达股份等。它们也取得了一些进步和突破，给它们一些时间吧。先抢占中低端份额，保证收支平衡再研发新产品，也是个不错的选择。毕竟成熟制程市场还是很大，人家台积电至今也没关掉 28nm 产线不是？

不过突破依然是个很难的过程，大家都知道材料学重要，但是大家都不想学材料。我本人如果考研深造，也不会再去做 ms 材料计算了。

4 光刻机

以 ASML 为例，光刻机主要由照明光学模组、光罩模组和晶圆模组三部分构成。

照明光学模组，可以继续细分为光源模组（source）、照明模组（lllumination module）和投影物镜模组（projection lens）。

光源模组可以简化为一个激光器，释放出 duv（deep ultra violet，深紫外光）或者 euv（extreme ultra violet，极紫外光）看到这里，有的朋友会问，把 duv 光刻机的光源换成 euv 激光器，是不是就能改装成 euv 光刻机了呢？答案当然是不能的。就好像我们把燃油车的汽油机换成电动机，也不能得到一辆新能源汽车一样。加上 euv 光刻机的精度要求更高，对控制系统提出了更高的要求，旧瓶装新酒是不行的。

duv 光刻机的镜头模组用的是透镜，和眼镜、放大镜是一类东西；而 euv 光刻机由于波长太短（13.5nm），大部分光学材料都有很强的吸收效应，因此只能使用反射镜模组（6-7 个镜子）

照明模组用来「调制」光，让对外输出的光均匀度保持高度一致。这里不过多赘述。

投影物镜模组，把经过调制的光聚焦到晶圆表面。从原理上来说，投影物镜模组和相机的镜头没有本质区别。只不过光刻机的镜头组相当大（一米多高，直径 40cm），镜片数量多一些罢了（）光刻机镜头的要求极高，表面的平整度几乎到了变态的地步。

如果说镜头有中国那么大面积，那么镜头表面的起伏不能超过一个乒乓球，可想而知。我甚至觉得纳米级已经不能衡量蔡司镜头的标准了。除此之外，构成镜头模组的十几片镜片，每一片都能够微调（根据传感器实时微调），以便尽可能消除误差。手机超广角的畸变不会带来什么后果，但是光刻机的镜头出现畸变可能要出大问题！ 

为什么要这么大的镜头？根据瑞利判据，CD＝k1 λ/NA，要获得更小的线宽 CD，要么降低波长λ，要么提升 NA 值（数值孔径）。而数值孔径与镜头直径成正相关，因此增大镜头尺寸就可以提升 NA 值。

光罩模组由光罩传送模组（Reticle Handler）及光罩平台模组（Reticle Stage) 两部分构成。光罩传送模组负责将光罩由光罩盒一路传送到光罩平台模组。而光罩平台模组负责承载及快速来回移动光罩。

为什么光罩要来回移动呢？ASML 的光刻机成像的方式其买是扫描（scan）的方式，如同打印机一般。从照明系统打到光罩的光是条形光，所以光罩必须移动来完成扫描。

同样的，晶圆模组也是由两部分构成，分别为晶圆传送模组（Wafer Handler）和晶圆平台模组（Wafer Stage）。晶圆传送模组负责将晶圆由光阻涂布机一路传送到晶圆平台模组，晶圆双平台模组负责承载晶圆及精准定位晶圆来曝光。

这个双平台，也就是 ASML 引以为傲的 TWINSCAN 技术。这项技术引发长达 20 年的光刻革命。简单来说，TWINSCAN 是一套具备双晶圆工作平台（双工件台）的光刻系统，平台 1 上的晶圆在曝光的同时，平台 2 上的晶圆已经完成对准工作，然后平台 2 上晶圆开始曝光，平台 1 上的晶圆完成曝光，卸载下线。

双工件台技术大幅提升了晶圆的曝光速度，目前 ASML 的光刻机曝光速度达到了 275wafer/h，平均下来 13 秒曝光一个直径 300mm 的晶圆。晶圆平台的加速度高达 7g！如果一辆跑车加速度有 7g，那么 0-100km/h 仅需半秒不到的时间。光有速度还不行，晶圆平台一定要稳如老狗，否则曝光就会产生误差。差之毫厘谬以千里，集成电路的器件又是那么的小，任何在我们看来微小的误差，都可能导致器件报废。既要快，又要稳，而且是 365 天全年无休，这对材料工艺和自动控制提出了极高的要求。（晶圆平台是悬浮的，磁悬浮或者气浮，不与底座接触） 

关于 TWINSCAN 以及 ASML 的发展史，我推荐大家去阅读《光刻巨人》这本书，看完之后真的很受启发。有时候办大事，天时地利人和缺一不可。

5 数据流程

简单来说，就是把芯片设计图纸交给代工厂（Fab），然后 Fab 再去根据图纸制作掩模，开始生产。

当然，IC 设计公司提交的肯定不是大家想象的那种图纸。因为集成电路的元器件太小，动辄以 nm 来衡量；数量又很多，手机 soc 的晶体管数量可以高达百亿级别。如果放大画到纸上，需要的图纸将是天文数字，画出来费时费力，而且校准修订图纸也十分复杂。因此靠「画」图纸，是非常不现实的。

不过早期（60 年代）的微电子工程师，的确通过手工绘制电路图。因为此时的集成电路规模不大，器件尺寸也较大。此前有传言，由于长期伏案绘图，资深的工程师胸前都会被桌子的边缘搁出印子来。根据胸口的印记，可以判断出此人的工作经验。

IC 公司提交给 Fab 的是设计图形（GDS）文件。设计的版图（layout）后续要对版图进行处理，以消除光学临近效应（optical proximity effect，OPE）。这是因为曝光过程中，图形或多或少存在畸变，需要进行补偿。很好理解，用模具铸造金属的时候，多多少少也会留个缝隙对吧，不会完全一致。

消除邻近效应之后，需要在掩模上加入用于光刻机对准的标识。

然后才能把文件发给掩模厂，制备掩模，投入生产中去。

6 缺陷检测

光刻图形的缺陷是指任何对目标图形的偏离。用大白话举例，比如说我希望某处有一个晶体管，但是晶体管偏移了位置，导致某处没有晶体管。这就是缺陷。

由于光刻流程很长，因此缺陷的来源也存在多种途径。

一是光刻材料的问题，比如说光刻胶里面进灰了或者过期变质了；

二是设备问题，比如机器内的灰尘掉落在晶圆的表面；

三是工艺问题，比如曝光的时候对准存在偏差。

缺陷检测可以分为两部分来进行：一是在晶圆表面涂胶之后，对表面的颗粒物进行检测；另一个则是在曝光之后，对图形进行缺陷检测。

6.1 涂胶后的缺陷检测

怎么检测晶圆表面的光刻胶上是否有缺陷了，答案当然是用眼睛去看。开个玩笑，肉眼是很难看出细小颗粒物的，需要用到空白晶圆检测仪。仪器的原理是一束光照射在晶圆表面，有颗粒的地方和无颗粒的地方反光强度不一样，由此可以确定暗处或者亮点处为缺陷。根据入射光与晶圆的角度不同，可以分为暗场检测和亮场检测。前者视场为暗色，缺陷为亮色；后者视场为亮色，缺陷相对较暗。

检测仪记录下缺陷的坐标后，可以用电子显微镜或者原子力显微镜对缺陷做进一步的形状和成分分析。

6.2 曝光后的缺陷检测

这部分原理很简单，检测设备分析每一个曝光区域的图形，然后与相邻的曝光图形做比较，不一样的地方就是缺陷。

不过有的缺陷藏在介电材料下方，而电子显微镜发射的电子束无法穿透介电材料，因此有时会出现检测出了缺陷，但是用电镜看不到的情况。这时，原子力显微镜就该登场了。

7 成本

为什么高通骁龙 888/8gen1 宁可连用两代垃圾的三星工艺，也不愿意去找台积电下订单？台积电的产能是一方面，主要原因可能还是三星工艺的低成本吧？

一种工艺能否量产，不仅取决于技术指标，更取决于它的成本。如果台积电工艺的价格在后面加个零，恐怕少有公司会采用吧？

一枚芯片的造价，大概三到四成用在光刻部分。根据微博大佬的分析，Nvidia H100 的成本价可能在 3000 美元左右，而台积电的代工费与封装费用加起来大概是 1000 美元。

DUV 能不能做 5nm，理论上 NXT2050i 加上 SAQP 是可行的，但为什么台积电坚决要在 5nm 工艺引入 EUV 呢？当然是因为成本！EUV 可以减少光刻的次数，相应的也就减少了掩模的数量和光刻胶的用量，更不必说多次曝光会导致良率降低了。

国际半导体制造协会（SEMATECH）提出了一个模型，公式如下

怎么降低成本？

提高良率，避免返工

做好保养，延长光刻机与掩模寿命。

8 光刻工艺研发各部分的职责与协作

这几年 SMIC 一直被制裁，包括禁止购买设备与材料，还有今年传出来的被断了售后。去年 10/7 之后，长江存储和长鑫存储同样是被设备商断供，工程师一夜之间全部撤走。

这些新闻看着让人揪心，有的朋友可能会有这种想法：反正设备已经买到手了，不提供售后怎么了，大不了找别人修去。

打个不恰当的比方，就好像你的电脑坏了，Intel 又不卖给你 CPU，也不给你修 CPU（不是修主板）。你总不能说找个店铺帮忙修吧？CPU 可不是想修就修的，是很考验技术的活。

尤其是现在工艺越来越先进，工艺当中的诸多流程都不能靠 Fab 的工程师自己解决，需要设备商参与进来。最典型的就是 ASML 的 EUV 原型机，业界希望在 70nm 就用上 EUV。但是后来的故事大家也知道，直到 2019 年，台积电量产 n7+，这才用上 EUV。而 EUV 的原型机在 10 年前就已经开始测试了。台积电想研发 EUV，如果 ASML 不配合，那也是没法子的。

下图列举出 Fab 研发部门内部的组织结构，尤其是光刻预研（pre-development/path finder），离不开与设备商的交流。

值得一提的是，研发新工艺的过程中，如果出现了更新更好的材料与设备，此前的模型也需要随之调整。经过 3-4 次 OPC 学习循环之后，新的技术节点也就大功告成。

之前有朋友提过，台积电的先进工艺是两个团队同时推进，如果某个方案遇挫，planB 可以随时顶上。如果某个方案优先出成果，那么另一个团队也会立即加入。因此台积电能够在先进工艺独领风骚，也就不足为奇了。

上面我们通过大约 6500 字浅谈了光刻技术的原理及简要流程，但这还远远不够。接下来我将用大约 4000 字的篇幅来介绍一下 EUV 光刻技术以及万众瞩目的「同步辐射光源」（即所谓的「光刻工厂」），搞清楚当今最先进的光刻技术是什么样子？光刻工厂能否弯道超车？

一提到 EUV，就不能不提 ASML，当然还要提被人遗忘的 Nikon。大家总是会把 EUV 和先进工艺联系到一起去。最近被热炒的清华大学 SSMB，仿佛一时间我们超越 ASML，吊打台积电指日可待。但是事实的真相到底是什么呢？且听我娓娓道来。

10 EUV 和 EUV 光刻机

什么是 EUV？承认一个很难堪的事实，大家都知道 EUV 光刻机好，但是恐怕有三分之一的人，不知道 EUV 是什么东西。

EUV（极紫外光，extreme ultra violet），是指电磁波谱中波长从 121nm 到 10nm 的电磁辐射，太阳和人造的等离子都可以产生 EUV。

介绍完 EUV，那什么是 EUV 光刻机呢？

EUV 光刻机是指使用波长为 13.5nm 的极紫外光完成曝光的光刻机。目前能量产光刻机的供应商仅有 ASML 一家（Nikon 并未量产）

为什么要用 EUV 光刻机？DUV 不能用吗？

这个问题问的非常有水平，DUV 光刻机用了这么多年，为啥得要用 EUV 光刻机呢？答案很简单，随着集成电路器件尺寸的不断缩小，DUV 的分辨率已经无法满足我们的需求。

根据瑞利判据：

resolution＝k₁·λ/NA

k₁ ：工艺因子，是一个常数。与光照条件、掩模的设计以及光刻胶的工艺等多种因素有关。批量生产一般要求 k₁＞0.30，k₁绝不能＜0.25！否则将无法量产。

λ：光的波长，高中物理、大学物理都讲过

NA：光刻机的数值孔径，与镜子尺寸成正相关

要想缩小特征尺寸，要么减小波长，要么提高数值孔径。在 EUV 量产之前，DUV 光源的波长从 365nm 到 248nm，再到 193nm，再到 193nm 浸润式（增加折射率，提高 NA），配合双重光刻技术，一直将 logic 的器件尺寸推进到 10nm 级（例如 Intel 10nm，台积电 7nm，SMIC N+2）

但是在这之后，就需要用到 EUV 光刻机了。13.5nm 只有 193nm 的十几分之一，可以极大提高光刻机的分辨率。换言之，同样的图形用 EUV 去曝光，工艺因子 k₁要比 DUV 的大。而 k₁越大，生产就越容易。（EUV 光刻机的 NA＝0.33，high NA EUV 的 NA＝0.5，目前已交付 Intel，预计后年交付台积电）

说个冷知识，上世纪 80 年代，EUV 光刻技术就已投入研发，最初打算在 130nm 工艺用到它。但就和 GTA6 一样，EUV 光刻机一直跳票。一直到 2019 年（麒麟 990 5G，台积电 N7+ 工艺），才姗姗来迟，时间已经过去了三十多年。

11 EUV 光刻机的反射镜

由于绝大部分的光学材料对于 13.5nm 波长的极紫外光都有很强的吸收作用，所以 EUV 光刻机是别想着用透镜系统了，只能用反射镜。光源产生的光经过反射镜多次反射，投射在掩模上（EUV 掩模也是反射式的），再被反射到晶圆表面。

EUV 反射镜表面镀有 Mo/Si 多层膜结构，在 Mo/Si 最外层还有一层 Ru，起到保护作用。Mo 与 Si 的厚度不同，主要是考虑到这两种材料的反射系数不同。通过一定的厚度设计，可以实现光的相长干涉，从而达到最大的反射率。

实验结果证明，反射率最大值大约为 70%。图示的光学系统由 6 个反射镜组成，因此透光率就只有 0.7 的 6 次方，大概是 11.76%。增加反射镜的数目，可以提高光刻机的 NA；但是相应的，透光率也要大打折扣。

为了满足 0.5NA 和 0.75NA EUV 光刻机的需求，ASML 势必要在光源上下功夫，提升光源的输出功率。

光刻机的镜头和我们用的手机镜头或者相机镜头一样，需要定期擦一擦，保证良好的状态。虽然说光刻机的镜头是在真空环境下工作，但是光刻机内部不可能是绝对的真空，可能残留有水分和碳氢化合物。水能氧化 Mo/Si 膜，碳氢化合物会沉积在镜头表面形成碳膜。会导致反射率大幅降低，严重威胁到光刻机的使用寿命。

不过光刻机的镜组，可不能用袖子或者擦镜布去清洁，要用化学方法清洗。比如说浓硫酸与过氧化氢的混合液（SPM），含有臭氧的水或者含有臭氧的过氧化氢溶液。

12 EUV 光刻机的光源

目前 EUV 的光源主要有两种，分别是用放电产生的等离子体发射 EUV（discharge-produced plasma，DPP）和用激光激发的等离子体来发射 EUV（laser-produced plasma，LPP）

以 LPP 为例，使用激光照射材（Xe 或者 Sn）料激发等离子体，产生 EUV。

Xe 的缺点是转换效率低，只有 1% 左右。也就是说输入的能量只有 1% 产生 13.5nm 的 EUV，其余的能量不是产生其他的波长的光（杂波），就是变成热能。

（转换效率，conversion efficiency，CE，定义为在 13.5nm 附近 2% 带宽内输出的能量与总能量的比值）

Xe 效率低，且发热大，不能满足量产需求。因此目前的 EUV 多采用 Sn 作为工作材料。当然 Li 或许也能产生 EUV，详情见论文如下。

13 谈谈光刻工厂

一段时间里，大家对于半导体行业的关注度可以说是史无前例的高。为麒麟回归摇旗呐喊者有之，盯着股票涨跌死死不放者有之，认为我们弯道超车超美赶荷指日可待者亦有之。

去年 8 月 29 日之后最热门的话题当然是麒麟 9000S，而后清华 SSMB（「光刻工厂」）又冲上热搜。

先亮明态度，我非常支持清华大学建设 SSMB 试验装置，任何涉及到基础科学的试验装置，我都无条件支持。

我本人也比较关注大科学装置，阅读过权威机构组织编写的科普书籍。我推荐大家也去阅读这几本书，看完之后受益匪浅。

但是一个加速器光源，就能用来生产 3nm 芯片了么？

不由得让人多问几个为什么。

母校的一位恩师和我说过，ds 的情绪是最廉价的火焰。为什么前几年我们的 DUV 被人卡着脖子，这么快我们的 EUV 就能打爆 ASML？为什么前两年长春光机所的 EUV 一直传说在测试即将交付，而今天大家对它已经不闻不问？

网传的几张截图，内容是否属实？

清华的 SSMB，是否就是光刻工厂？

SSMB 科学装置，是否能够分出不同光束，来生产 3/5/7/14/28nm 的芯片？

咱别看微博吹的怎么震天响，咱来看看学术论坛的视频，或者直接上论文。很遗憾，论文全篇没有找到光刻厂三个字。（废话，一个光源与光刻厂中间差了不知道多少）

SSMB，稳态微聚束。SSMB 光源的原理，是储存环中的聚束系统，即微波射频腔，用激光调制系统取代。让激光对电子束产生与射频腔中的微波类似的能量调制，从而实现传统射频腔对电子束的纵向聚焦 (聚束) 功能。

SSMB 光源最大的优点在于功率极大，可以做到 kW 级。然后是转换效率高，杂波相对于 LPP 而言更少。

在论文的结尾，作者也没有说 SSMB 能吊打 ASML。只是说「有望实现跨越式发展，可用于物理、化学、能源、环境等学科的前沿基础研究与应用基础研究。」

而且光刻机除了光源，还有镜组，控制系统，温控系统，双工件台。每一项都不是一朝一夕能做出来的。

有的人说我们搞的光刻机和国外的不一样，可再怎么不一样，光刻也不是有光就行的。好比德国汽车很强，我们造电动车。哪怕电动车与燃油车结构千差万别，电动车也不是只包含高能电池，它依然需要其他的配套系统。

从毛笔换到钢笔，墨水也得换啊，这么简单的道理对吧？

那光刻之后呢，还有许多刻蚀设备，缺陷检测设备，封装测试设备等等等等。光刻机后面那么长的流程，全都是与当前光刻机适配的；如果把光刻机大改，后面的机器能不能兼容是个问题。就好像我们单位配的是新的显示器，但是依旧用着 VGA 连接电脑一样，有种吕布骑🐶的感觉。

至于另一些截图里面，光刻厂分出不同的光，用于不同的工艺；甚至说我们无法在 5 米内达到精度，那么就让光多跑几千米，总能达到所要求的精确度。还有说我们是换道超车，功率大，大大不了就是损耗快一点而已。

首先说第一点，分出不同的光这一点就很不现实。EUV 光刻机里一束光 + 六片镜子都玩不明白，还打算同时分出几十上百束不同波长的光？

而且 SSMB 产生的是 13.5nm 波长的光啊！从哪分出那么多光的？就算把 13.5nm 波长分成几束，拿 EUV 去做 28/14nm，难道不是浪费吗？

人家 1000 台机器，1000 束光，全部拿来生产 5/3nm；你一台机器，1000 束光，一部分拿来产 3nm，一部分拿来产 7nm ，还有的拿来产 14/28nm。经济效益远不如人的，毕竟 5nm 的报价比 14nm 高多了。而半导体行业和原子弹不一样，不是造出来就万事大吉了，需要成本合适且良率高。

第二点，5 米内要求精度达到几 nm，我们做不到；难道 5000 米内达到几纳米更简单么？

第三点，我非常讨厌弯道超车、换道超车这种说法。哪有捷径可走？唯有博观约取，厚积薄发。无数人的努力，无数个日日夜夜，不能被弯道超车这几个字所带过。（大学期间有时候写论文到崩溃，找个没人地方嚎啕大哭，怎么没人和我说弯道超车）

更何况大功率的 EUV 光源是未来的发展方向呀，怎么能说是换道超车呢？应该说是我们提前布局未来。ASML 未来也要提高光源功率的，还是一条赛道。

按照某些截图的说法，我们造不出国外那种 EUV，所以就换道超车。这就好像我国在新能源领域遥遥领先，假设某国无法超越，所以选择做核聚变技术。然后他们的媒体就开始宣传：我们造不出电动车，所以我们造核能车，我们换赛道了；我们不做核电站跟光伏，我们做核聚变电站，遥遥领先！

到底现实不现实，各位读者自行把关。

还有那句「不就是损耗快一点」，ASML 为啥要费大力气研发反射镜清洗系统，就是避免换镜头啊！一个镜头多少钱？这可不是单反镜头，是直径 40，长一米多的镜头！老是换元器件，最后的成本就会反馈在芯片的价格上。

14 我的想法

大家关心芯片，关心光刻机是好事。我希望这不是一阵风，而是长久的氛围，能够让全民参与科普知识的学习，是一件好事。

但是现在网络环境浮躁，少有人能静下心来看看书。可是短视频平台的科普，质量良莠不齐……有时候真的好无奈。

就拿 SSMB 来说，明明是布局未来的一项大科学装置，在小作文里被传播成了换赛道的光刻工厂；明明 SSMB 光源可以用于物理、化学、材料、环境多领域的研究，可是有些人就盯着光刻芯片这个点不放……

我相当支持清华建设 SSMB 项目，我也很看好它，但是我不认为短期内 SSMB 能够商用。远水解不了近渴，希望大家明白这一点。可控核聚变是好，但是现阶段还是要老老实实做核电与太阳能。SSMB 就像可控核聚变，现阶段的光刻机就像核能与太阳能等新能源。道理很简单，稍微思考一下即可。

可能等到 SSMB EUV 商用，国外的 hyperNA EUV 也交货了。到时候逐鹿群雄，才是看热闹的时候，不能现在开香槟。（想想前些年高通、德州仪器、Nvidia、猎户座轮番登场的时候，是不是很有意思）